Abajo digital COFDM convertidor de frecuencia de transferencia de 2.4G a 600Mhz baja BDC

Abajo digital convertidor

Abajo digital COFDM convertidor de frecuencia de transferencia de 2.4G a 600Mhz baja

Puntos de venta

1. frecuencias de entrada de 24000 a 600 MHz (menor 1800Mhz)
2. gran ancho de banda
3. bajo ruido de fase
4. la estabilidad de alta frecuencia

Especificación

Rango de frecuencia de RF： 2400 Megahercio
SI Rango de frecuencia： 600 Megahercio
Pérdida de retorno：-12 dB
Precisión de frecuencia: ± 10 ppm
Rechazo de imagen: 60 dBc
Llanura: ± 0,5 dB (8ancho de banda MHz)
ganancia de conversión: 25 dB
El ruido de fase (dBc / Hz)
dBc / Hz a 1 kHz ≤-80
dBc / Hz @ 10KHz ≤-90
dBc / Hz @ 100 KHz ≤-100
Tensión de alimentación: 10~ 15V
corriente potencia: 100 mA
Rango de temperatura de funcionamiento: +25 ℃

Puerto

RF IN: SMA-50K
SI FUERA: SMA-50K
Power + 12V: Palo
GND: lengüeta de soldadura

Nota

1. El convertidor no necesita añadir un amplificador de bajo ruido en el extremo posterior.
2. Prueba real: prueba de bucle cerrado debajo de la frecuencia de 2,4 GHz / ancho de banda de 4 MHz, la sensibilidad de recepción puede llegar a -105dBm.
3. soportes de frecuencia de entrada 1 ~ 3 GHz. (Podemos apoyar modifique para requisitos particulares).
4. soportes de frecuencia de salida 300 ~ 700 MHz. (Podemos apoyar modifique para requisitos particulares).

Preguntas más frecuentes

Pregunta: Mi rango de frecuencia de entrada tendría que ser 2.0Ghz a 2,7 GHz, reducir la frecuencia de 200Mhz a 900Mhz. La ganancia de conversión ideal sería 30db no 25db. ¿Esto sería fácil para que usted pueda hacer?
Responder: Sí, podemos personalizar para usted.

https://vc48.com/wp-content/uploads/2019/05/down-convert-test-video.mp4?_=1

Lo que es DDC

En el procesamiento de señal digital, un convertidor descendente digitales (DDC) Convierte un digitalizada, banda de la señal limitada a una señal de frecuencia más baja a una velocidad de muestreo inferior a fin de simplificar las etapas de radio posteriores. El proceso conserva toda la información de la señal original a menos que se perdió a errores de redondeo en los procesos matemáticos. Las señales de entrada y de salida pueden ser muestras reales o complejos. A menudo los convertidos DDC de la frecuencia de radio en bruto o de frecuencia intermedia a una señal de banda base compleja.
Arquitectura
A DDC consta de tres subcomponentes: un sintetizador digital directo (DDS), un filtro de paso-baja (LPF), y una submuestreador (que puede estar integrado en el filtro de paso-baja). El DDS genera una sinusoide compleja a la frecuencia intermedia (SI). La multiplicación de la frecuencia intermedia con la señal de entrada crea imágenes centradas a la frecuencia suma y diferencia (que se deriva de la frecuencia de propiedades de la Fourier desplazamiento transformar). Los filtros de paso bajo pasan la diferencia (es decir. banda base) frecuencia al tiempo que rechaza la imagen de la suma de frecuencias, lo que resulta en una representación de banda base compleja de la señal original. Suponiendo elección juiciosa de IF y el ancho de banda LPF, la señal de banda base compleja es matemáticamente equivalente a la señal original. En su nueva forma, que fácilmente se puede remuestrear y es más conveniente para muchos algoritmos DSP. Cualquier filtro de paso bajo adecuado puede ser utilizado incluyendo FIR, Los filtros IIR y CIC. La opción más común es un filtro FIR de bajas cantidades de diezmar (menos del diez) o un filtro CIC seguido de un filtro FIR para relaciones de disminución de resolución más grandes.
Variaciones sobre el DDC
Varias variaciones sobre el DDC son útiles, incluyendo muchos que de entrada una señal de realimentación en los DDS. Éstos incluyen:

1. bucles bloqueados Decisión de fase de recuperación de portadora dirigido en el que la I y Q se comparan con una base ideal constelación más cercano de una señal PSK, y la señal de error resultante se filtra y se alimenta de nuevo en las DDS
2. bucle A Costas en el que la I y Q se multiplican y filtrada en paso bajo como parte de un bucle de recuperación de portadora BPSK / QPSK

Implementación
DDCs se implementan más comúnmente en la lógica en matrices de puertas programables en campo o circuitos de aplicación específica integrados. Mientras que las implementaciones de software también son posibles, operaciones en las DDS, multiplicadores y etapas de entrada del paso bajo filtra todas carrera en la tasa de muestreo de los datos de entrada. Estos datos se toman habitualmente desde convertidores analógico a digital (ADCs) muestreo a decenas o cientos de MHz. CORDICs son una alternativa al uso de multiplicadores en la aplicación de convertidores digitales abajo.
Transmisor de video inalámbrico y el receptor, COFDM-904T es recomendado.